Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.ugto.mx/handle/20.500.12059/3032
Título: Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal
Autor: MIGUEL ANGEL VALDES OCHOA
ID del Autor: info:eu-repo/dai/mx/cvu/819337
Resumen: La mayoría de las cámaras digitales usan un solo lente para captar toda la escena y para poder obtener una imagen a color es necesario que dicha escena llegue a un arreglo de sensores llamado Mosaico de Bayer, donde cada sensor filtra una longitud de onda específica (RGB). En este trabajo se propone una arquitectura en FPGA para reconstruir la imagen de una cámara digital,utilizando la interpolación bilineal como algoritmo demosaicing, obteniendo como resultado las tres matrices de color,consumiendo menos del 1% de los recursos y con un procesamiento superior al tiempo real alcanzando los 200 cuadros por segundo (fps)para una imagen VGA
Fecha de publicación: 2015
Editorial: Universidad de Guanajuato
Licencia: http://creativecommons.org/licenses/by-nc-nd/4.0
URI: http://repositorio.ugto.mx/handle/20.500.12059/3032
Idioma: spa
Aparece en las colecciones:Revista Jóvenes en la Ciencia

Archivos en este ítem:
Archivo Descripción TamañoFormato 
Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal.pdf306.58 kBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.