1. Repositorio Institucional de la Universidad de Guanajuato
  2. Artículos
  3. Revistas Institucionales
  4. Revista Jóvenes en la Ciencia
Please use this identifier to cite or link to this item: http://repositorio.ugto.mx/handle/20.500.12059/3032
Full metadata record
DC FieldValueLanguage
dc.rights.licensehttp://creativecommons.org/licenses/by-nc-nd/4.0es_MX
dc.creatorMIGUEL ANGEL VALDES OCHOA-
dc.date.accessioned2020-10-12T19:32:32Z-
dc.date.available2020-10-12T19:32:32Z-
dc.date.issued2015-
dc.identifier.urihttp://repositorio.ugto.mx/handle/20.500.12059/3032-
dc.description.abstractLa mayoría de las cámaras digitales usan un solo lente para captar toda la escena y para poder obtener una imagen a color es necesario que dicha escena llegue a un arreglo de sensores llamado Mosaico de Bayer, donde cada sensor filtra una longitud de onda específica (RGB). En este trabajo se propone una arquitectura en FPGA para reconstruir la imagen de una cámara digital,utilizando la interpolación bilineal como algoritmo demosaicing, obteniendo como resultado las tres matrices de color,consumiendo menos del 1% de los recursos y con un procesamiento superior al tiempo real alcanzando los 200 cuadros por segundo (fps)para una imagen VGAes_MX
dc.language.isospaes_MX
dc.publisherUniversidad de Guanajuatoes_MX
dc.relationhttp://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405-
dc.rightsinfo:eu-repo/semantics/openAccesses_MX
dc.sourceJóvenes en la Ciencia: Verano de la Investigación Científica Vol. 1, No.2 (2015)es_MX
dc.titleDiseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineales_MX
dc.typeinfo:eu-repo/semantics/articlees_MX
dc.creator.idinfo:eu-repo/dai/mx/cvu/819337es_MX
dc.subject.ctiinfo:eu-repo/classification/cti/7es_MX
dc.subject.keywordsInterpolación Bilineales_MX
dc.subject.keywordsAlgoritmo demosaicinges_MX
dc.subject.keywordsFPGA (Field Programmable Gate Array)es_MX
dc.subject.keywordsProcesamiento de imágeneses_MX
dc.type.versioninfo:eu-repo/semantics/publishedVersiones_MX
dc.creator.twoEDUARDO CABAL YEPEZ-
dc.creator.idtwoinfo:eu-repo/dai/mx/cvu/37853es_MX
Appears in Collections:Revista Jóvenes en la Ciencia

Files in This Item:
File Description SizeFormat 
Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal.pdf306.58 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.